WEKO3
インデックスリンク
アイテム
チップ内パケット転送に基づく高並列プロセッサの構成
https://hi-tech.repo.nii.ac.jp/records/2363
https://hi-tech.repo.nii.ac.jp/records/2363ec9ad0f2-6f9a-42aa-a99a-c6ede6d77d4d
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
02_05_039-043 (328.1 kB)
|
.png)
|
| Item type | 紀要論文 / Departmental Bulletin Paper(1) | |||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2012-06-07 | |||||||||||||||||||||
| タイトル | ||||||||||||||||||||||
| タイトル | チップ内パケット転送に基づく高並列プロセッサの構成 | |||||||||||||||||||||
| タイトル | ||||||||||||||||||||||
| タイトル | Design of a Highly Parallel Processor Based on Packet Transfer Scheme | |||||||||||||||||||||
| 言語 | en | |||||||||||||||||||||
| 言語 | ||||||||||||||||||||||
| 言語 | jpn | |||||||||||||||||||||
| キーワード | ||||||||||||||||||||||
| 主題 | network_on_chip | |||||||||||||||||||||
| キーワード | ||||||||||||||||||||||
| 主題 | parallel_VLSI_processor | |||||||||||||||||||||
| キーワード | ||||||||||||||||||||||
| 主題 | semi-autonomous_packet_routing | |||||||||||||||||||||
| キーワード | ||||||||||||||||||||||
| 主題 | reduction_of_control_complexity | |||||||||||||||||||||
| 資源タイプ | ||||||||||||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||||||||||||||||
| 資源タイプ | departmental bulletin paper | |||||||||||||||||||||
| 著者 |
藤岡, 与周
× 藤岡, 与周
× 苫米地, 宣裕
|
|||||||||||||||||||||
| 著者別名 | ||||||||||||||||||||||
| 著者別名 | ||||||||||||||||||||||
| 書誌情報 |
p. 39-43 |
|||||||||||||||||||||
| 論文ID（NAID） | ||||||||||||||||||||||
| 内容記述タイプ | Other | |||||||||||||||||||||
| 内容記述 | 110006226295 | |||||||||||||||||||||
| 関連サイト | ||||||||||||||||||||||
| 識別子タイプ | URI | |||||||||||||||||||||
| 関連識別子 | http://www.hi-tech.ac.jp/ | |||||||||||||||||||||
| 関連名称 | 八戸工業大学 | |||||||||||||||||||||
