WEKO3
インデックスリンク
アイテム
冗長2進数系に基づく演算回路の速度とチップ面積
https://hi-tech.repo.nii.ac.jp/records/2600
https://hi-tech.repo.nii.ac.jp/records/2600abc0fb18-10aa-480a-8792-8f62cb49dec1
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
02_04_13_001-007 (766.5 kB)
|
.png)
|
| Item type | 紀要論文 / Departmental Bulletin Paper(1) | |||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2012-06-07 | |||||||||||||
| タイトル | ||||||||||||||
| タイトル | 冗長2進数系に基づく演算回路の速度とチップ面積 | |||||||||||||
| タイトル | ||||||||||||||
| タイトル | Consideration on the Operation Speed and the Chip Size of the Arithmetic Circuits Based on the Redundant Binary Number System | |||||||||||||
| 言語 | en | |||||||||||||
| 言語 | ||||||||||||||
| 言語 | jpn | |||||||||||||
| キーワード | ||||||||||||||
| 主題 | redundant_binary_number_system | |||||||||||||
| キーワード | ||||||||||||||
| 主題 | arithmetic_circuit | |||||||||||||
| キーワード | ||||||||||||||
| 主題 | speed | |||||||||||||
| キーワード | ||||||||||||||
| 主題 | chip_size | |||||||||||||
| キーワード | ||||||||||||||
| 主題 | comparison | |||||||||||||
| 資源タイプ | ||||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||||||||
| 資源タイプ | departmental bulletin paper | |||||||||||||
| 著者 |
苫米地, 宣裕
× 苫米地, 宣裕
|
|||||||||||||
| 著者別名 | ||||||||||||||
| 書誌情報 |
p. 1-7, 発行日 2001-03-31 |
|||||||||||||
| 出版者 | ||||||||||||||
| 出版者 | 八戸工業大学情報システム工学研究所 | |||||||||||||
| ISSN | ||||||||||||||
| 収録物識別子タイプ | ISSN | |||||||||||||
| 収録物識別子 | 09163190 | |||||||||||||
| 書誌レコードID | ||||||||||||||
| 収録物識別子タイプ | NCID | |||||||||||||
| 収録物識別子 | AN1014104X | |||||||||||||
| 論文ID（NAID） | ||||||||||||||
| 内容記述タイプ | Other | |||||||||||||
| 内容記述 | 110000472511 | |||||||||||||
| 関連サイト | ||||||||||||||
| 識別子タイプ | URI | |||||||||||||
| 関連識別子 | http://www.hi-tech.ac.jp/ | |||||||||||||
| 関連名称 | 八戸工業大学 | |||||||||||||
